반도체 패키지 공정의 종류 (2): LGA, FBGA, 다이 적층 (Die-stack) BGA, POP 등 최신 적층 기술

 

이 전글에서 반도체 패키지 종류의 SOP 적층 구조와 그중 DDP, QDP에 대해서 글을 써보았습니다.

이번 글에서는 적층 구조 중 LGA, FBGA 그리고 POP/PIP 등의 최신 패키지 적층 기술에 대해서 글을 써보도록 하겠습니다.

 

 

LGA (Land Grid Array)

 LGA는 적층된 반도체 기판 (Substrate)을 사용하며 솔더볼 (Solder Ball)이 없고 반도체 기판의 전기 단자 (Pad)를 외부로 노출시킨 형태로 제작됩니다.

LGA 기술은 PCB 기판에 공간을 줄이기 위한 해결책으로 개발하게 되었습니다.

LGA는 패키지 전체 높이에 따라 VLGA (Very Land Grid Array), ULGA (Ultra Land Grid Array)로 분류됩니다.

 

VLGA는 전체 높이가 0.8 < T < 1.0mm이며, ULGA는 0.5 < T < 0.65mm에 해당하는 제품으로 주로 메모리 카드에 사용되고 있습니다.

 

DDR (Double Data Rated) 메모리처럼 뽀다 빠른 디바이스가 출현하면서 TSOP 방식의 근간을 이루는 리드 프레임을 적용하기에는 I/O 개수오 Power Pad의 숫자가 너무 많이 증가하여 출현하게 된 패키지 타입이 LGA와 BGA입니다.

 

LGA와 BGA의 대표적인 특징은 패키지의 거의 모든 면적에 I/O Pad를 형성할 수 있어 그 수를 반도체 칩의 성능을 증대시킬 수 있다는 점입니다.

 

FBGA (Fine Pitch Ball Grid Array)

 BGA 형태에서 솔더볼 간격 (Solder Ball Pitch)를 보다 짧게 하였고 볼 간격은 1.0mm 이하 (0.80, 0.75, 0.65, 0.50)로 기존 TSOP에서 빠르게 전환되었으며 TSOP에 비해 전기적 특성이 우수하고 단순합니다.

 

기존 패키지에 비해 제조 공정이 간단하고 제조 비용이 적은 장점을 갖고 있으며 열과 전기적 특성이 매우 뛰어납니다.

 

 FBGA는 반도체 칩 상면 방향에 따라 Face-up, Face-down으로 분류됩니다.

 

Face-down FBGA는 BOC (Board on Chip) 패키지라고도 부릅니다. 이는 반도체 칩 전기 단자 배열 및 위치에 따른 와이어 본딩 문제와 연관되는데 Face-up FBGA, Face-down FBGA는 각각 가장자리 단자, 중앙부 단자의 반도체 칩을 패키지로 만들 때 구분됩니다.

 

 Face-down FBGA에는 WBL (Wafer Backside Lamination) 테이프와 반고상 에폭시 또는 실리콘 타입의 접착제를 사용합니다.

 이러한 FBGA에서 메인 메모리 제품은 Face-down 구조, 그래픽용 제품은 Face-up & Face-down 구조를 모두 사용합니다.

 

다이 적층 BGA

 다이 적층 BGA는 기존의 BGA 제조에 사용하는 고정과 기반 구조를 이용하여 하나의 다이 위에 또 같거나 다른 다이를 올려놓는 작업을 추가하는 것입니다.

 

 다이 적층 BGA 기술은 박막 코어 기판 재료, 웨이퍼 후면 절삭 기술과 기존의 BGA 표면 실장 기술을 접목하여 기기의 기능을 배가하여 메모리의 저장 용량을 증가시킬 수 있는 장점이 있습니다.

 

 이 기술을 사용하면 PCB 기판의 면적을 효율적으로 사용할 수 있고 크기, 무게도 함께 줄일 수 있기 때문에 궁극적으로 고객의 시스템 레벨 비용 절감이라는 목표도 달성할 수 있습니다.

 

POP (Package On Package)

 POP는 말 그대로 패키지 위에 패키지를 쌓아서 만든 패키지를 말합니다.

갈수록 소형화, 경량화가 되고 있는 휴대폰, PDA 등 모바일 기기에서 실장 면적을 줄이기 위해 패키지 단품을 상/하에 적층 (Stack) 한 형태의 패키지 구조이며 LSI와 메모리 IC를 통합하기 위한 3D 패키지 기술입니다.

 

 하단의 LSI 반도체와 상단의 메모리 반도체가 짝을 이루도록 설계되며 서로 다른 반도체 IC 공급업체로부터 각각 공급받은 뒤에 최종 적층 공정을 거쳐 완성됩니다.

 

 POP 패키지의 장점은 아래 패키지와 위 패키지를 별도로 제조하고 전기적 테스트를 하므로 최종 패키지의 테스트 수율을 올리며 테스트 불량 발생 시 불량 패키지만 제거할 수 있습니다.

 

 그러므로 제작 시 재작업이 용이하고 메모리 (Memory) 용량 및 LSI 반도체의 다양한 구성 선택이 가능합니다. 또한 실장 면적의 감소로 기기의 소형화 구현이 가능합니다.

 

PIP (Package In Package)

 PIP는 패키지를 패키지 내부에 넣어서 패키지를 구현한 형태입니다.

 

 패키지가 완료된 칩과 반도체 칩 그 자체로 내부 패키지 JEDEC 규격의 패키지를 적층 하는 구조로 기반이 되는 패키지 (BAP, Base Assembly Package) 위에 테스트가 완료된 내부 패키지를 적층 하여 와이어 본딩으로 전기적 연결을 한 다음, 몰드 공정을 거쳐 칩 스케일 패키지 (CSP, Chop Scale Package) 제품으로 완성됩니다.

 

 내부 적층 모듈 (ISM, Internal Stack Module)은 플래시 메모리, 디램 등과 같은 반도체 칩을 적층 할 수 있는 LGA 형태이며 BAP 형태는 사용 목적에 따라 하나의 ASIC 침이나 ASIC 칩과 다른 칩의 적층이 될 수 있습니다.

 

 POP와 더불어 PIP 같은 3차원 패키지 (3D-Package)는 서로 다른 반도체 칩 (Chip)의 기능 통합, 실장 면적의 감소, 생산 비용의 감소 등으로 인해 휴대폰과 같은 모바일 시장의 수요 증가에 따른 빠른 성장이 예상되고 있습니다.

 

 또한 서로 다른 제조사에서 생산된 메모리 IC와 LSI 반도체를 다이 적층 구조로 제조할 경우에 발생할 수 있는 많은 위험을 감소시킬 수 있으므로 고객들은 LSI 반도체와 메모리 IC를 조합하는 데 있어 많은 유연성을 가질 수 있게 됩니다.

 

SIP (System In Package)와 SOC (System On Chip)

 SIP는 여러 기능을 가진 반도체 칩을 조합하여 하나의 패키지에 적재하는 기술입니다.

 

 이동통신, 반도체, 네트워크 등 IT 기술의 발달에 힘입어 여러 가지 기능이 하나의 단말기에 통합된 IT 융합 제품에 대한 시장 수요가 급격하게 팽창하고 있는데 이러한 제품에는 여러 기능을 가진 다수의 반도체 칩을 단일 패키지로 집약하는 SIP 기술이 필수적입니다.

 

 MCP, MCM 등을 총칭해서 SIP로 표현하는 경우가 많으나 MCP나 MCM은 반도체 칩이나 모듈을 하나의 패키지 안에 구현하는 반면 SIP는 하나의 패키지 안에 시스템을 구현한다는 점이 다릅니다.

 

 또한 MCP와 같이 메모리 칩을 적층 한 패키지 기술의 연장선이 아니라 CPU 등 논리 회로가 포함된 SIP는 시스템 설계 기술과 테스트 기술이 병행되어야 합니다. 반면에 SOC는 시스템으로 구현하고자 하는 여러 기능을 단일 반도체 칩에 구현하는 패키지입니다.