반도체패키지7 반도체 패키지 구조 해석 반도체 패키지 공정 후의 구조 해석은 열 변형, 응력 및 유동 해석 등을 통하여 패키지 공정 중 발생하는 결함과 문제점의 예측/분석을 제시할 수 있는 해석법입니다. 구조 해석에는 유한요소법 (FEM, Finite Element Analysis) 해석이 있습니다. 유한요소 해석이란 구조물 내의 무한개의 미지수 점들을 유한개의 이산화 된 위치들을 절점 (node)로 나타내어 이들 간의 유기적 관계를 지정하여 전체 구조물이나 실제 시스템 내 절점들의 변위를 구하는 해석법입니다. 이렇게 구한 변위는 구조물 내의 임의의 점에서의 변위, 응력, 변형률 등의 결괏값을 수치적인 근삿값으로 얻어낼 수 있습니다. 즉, 물리적으로 혹은 편의상 나누어진 요소 위에 정의된 특정 성질의 기저함수를 주어진 문제에 맞는 어떤 적분형.. 2023. 4. 20. 반도체 패키지 전기 해석 반도체 칩의 고속화, 고밀도에 따라서 이것을 실장 하는 패키지의 성능이 시스템 전체 성능에 크게 영향을 미치는 시대입니다. 특히, 고성능 반도체 칩을 실장 하는 패키지의 경우 패키지의 전기적 특성이 시스템 성능에 미치는 영향은 반드시 고려되어야 합니다. 이를 지원하기 위해서는 패키지 완료 상태에서의 정확한 전기적 해석이 필요합니다. 앞서서는 단위 공정에 대해서 내용을 써두었다면 이번 글에서는 좀 더 이론적인 내용, 특히 패키지 공정 엔지니어가 공정 결과를 분석하기 위해 필요한 전기적 해석 도구에 대해서 설명하도록 하겠습니다. 패키지 공정이 완료된 상태에서 공정 엔지니어는 패키지의 전기적 기생 성분과 패키지와 반도체 칩 간 전기적 기생 성분을 시물레이션 하여 결과를 예상하고 패키징 된 메모리 칩의 성능을 .. 2023. 4. 20. 반도체 패키지 제조 공정 (4): 솔더 볼 마운트 (Solder Ball Mount) 공정 제가 제일 좋아하는 패키지 공정 중 하나인 soldering 공정에 대해서 설명드리도록 하겠습니다. 솔더 볼 마운트 (Solder Ball Mount, SBM) Solder ball mount 공정은 반도체 기판의 solder ball pad에 flux를 도포 후 solder ball을 부착하여 reflow 공정을 통해 solder ball과 반도체 기판의 solder ball pad 간의 합금이 이루어지게 하는 공정입니다. SBM 공정은 크게 Ball mount > Reflow > Flux Cleaning 순으로 진행됩니다. Solder Ball Mount 공정 - Soldering을 위해 Flux를 solder ball pad에 도포하고 solder ball을 부착하며 품질을 확인하는 공정입니다. -.. 2023. 4. 18. 반도체 패키지의 제조 공정 (2): 웨이퍼 소 (Wafer Saw), 플라즈마클리닝 (Plasma cleaning) 반도체 패키지 공정 중에서도 아주 기본적인 공정에 대해서 정리하고 있습니다. 해당 글을 읽어보시면 실제 업무 중에서 어떤 단어를 어떻게 사용하는지 이해하는데 도움이 되실 거라고 생각합니다. 이번 글에서는 웨이퍼를 칩으로 잘라내는 공정인 웨이퍼 소 (Wafer Saw) 공정과 플라즈마 클리닝 (Plasma Cleaning)에 대해서 써보려고 합니다. 웨이퍼 소잉 (Wafer Sawing) 웨이퍼 소 공정이란? 웨이퍼 소 공정이란 웨이퍼 상면에 있는 소잉 라인 (또는 스크라이브 라인)을 따라서 다이아몬드 블레이드로 절삭하면서 개별 반도체 칩으로 분리가 가능하게 만드는 공정입니다. 웨이퍼 소 공정의 순서는 아래와 같습니다. 웨이퍼를 소잉 장비 내 대기 장소에 안착시킴 웨이퍼 이송암 (Transfer Arm)을.. 2023. 4. 9. 반도체 패키지 공정의 종류 (2): LGA, FBGA, 다이 적층 (Die-stack) BGA, POP 등 최신 적층 기술 이 전글에서 반도체 패키지 종류의 SOP 적층 구조와 그중 DDP, QDP에 대해서 글을 써보았습니다. 이번 글에서는 적층 구조 중 LGA, FBGA 그리고 POP/PIP 등의 최신 패키지 적층 기술에 대해서 글을 써보도록 하겠습니다. LGA (Land Grid Array) LGA는 적층된 반도체 기판 (Substrate)을 사용하며 솔더볼 (Solder Ball)이 없고 반도체 기판의 전기 단자 (Pad)를 외부로 노출시킨 형태로 제작됩니다. LGA 기술은 PCB 기판에 공간을 줄이기 위한 해결책으로 개발하게 되었습니다. LGA는 패키지 전체 높이에 따라 VLGA (Very Land Grid Array), ULGA (Ultra Land Grid Array)로 분류됩니다. VLGA는 전체 높이가 0.8 .. 2023. 4. 5. 반도체 패키지 공정의 종류 (1): SOP란? 메모리/낸드플래시 응용 제품별 패키지, SOP 적층 구조 반도체 패키지의 종류에는 핀 (Pin) 삽입 형태인 플라스틱 패키지 (Plastic Package)의 원조라고 할 수 있는 딥 (DIP, Dual In-line Package)에서부터 웨이퍼 단계에서 만들어져 패키지 공정을 거친 WLP (Wafer Level Package)까지 다양한 형태의 패키지가 사용되고 있습니다. 이번 글에서는 반도체 칩 제조에 사용되는 패키지 공정의 종류에 대해서 써보겠습니다. SOP (Small Out-line Package) SOP는 DIP (Dual In-line Package)와 같이 패키지의 바깥쪽 양면 리드 (Lead)를 가지는 반면 실장 (SMT, Surface Mounting Technology) 형태의 패키지로 회로의 규모가 그리 크지 않은 패키지 방식 입니다. .. 2023. 4. 4. 이전 1 2 다음