시물레이션해석1 반도체 패키지 전기 해석 반도체 칩의 고속화, 고밀도에 따라서 이것을 실장 하는 패키지의 성능이 시스템 전체 성능에 크게 영향을 미치는 시대입니다. 특히, 고성능 반도체 칩을 실장 하는 패키지의 경우 패키지의 전기적 특성이 시스템 성능에 미치는 영향은 반드시 고려되어야 합니다. 이를 지원하기 위해서는 패키지 완료 상태에서의 정확한 전기적 해석이 필요합니다. 앞서서는 단위 공정에 대해서 내용을 써두었다면 이번 글에서는 좀 더 이론적인 내용, 특히 패키지 공정 엔지니어가 공정 결과를 분석하기 위해 필요한 전기적 해석 도구에 대해서 설명하도록 하겠습니다. 패키지 공정이 완료된 상태에서 공정 엔지니어는 패키지의 전기적 기생 성분과 패키지와 반도체 칩 간 전기적 기생 성분을 시물레이션 하여 결과를 예상하고 패키징 된 메모리 칩의 성능을 .. 2023. 4. 20. 이전 1 다음