반도체 패키지의 종류에는 핀 (Pin) 삽입 형태인 플라스틱 패키지 (Plastic Package)의 원조라고 할 수 있는 딥 (DIP, Dual In-line Package)에서부터 웨이퍼 단계에서 만들어져 패키지 공정을 거친 WLP (Wafer Level Package)까지 다양한 형태의 패키지가 사용되고 있습니다.
이번 글에서는 반도체 칩 제조에 사용되는 패키지 공정의 종류에 대해서 써보겠습니다.
SOP (Small Out-line Package)
SOP는 DIP (Dual In-line Package)와 같이 패키지의 바깥쪽 양면 리드 (Lead)를 가지는 반면 실장 (SMT, Surface Mounting Technology) 형태의 패키지로 회로의 규모가 그리 크지 않은 패키지 방식 입니다.
SOP는 한때 DFP (Dual Flat Package)라고도 불렸으며, 일부 반도체 제조 업체에서는 SOIC (Small Out-line Integrated Circuit)으로 표기하기도 합니다.
패키지의 외관 재료는 플라스틱과 세라믹이 사용되는데, 세라믹은 군사 및 항공용 반도체 등 특수한 경우에 사용하고 있습니다.
패키지 핀 (Pin) 간격은 보통 0.8~0.5nm, 핀 수는 48~86개가 일반적으로 사용됩니다.
SOP는 메모리 LSI (Large Scale Integrated Circuit)에 많이 사용되며 그 외에도 회로의 규모가 작은 ASSP (Application Specific Standard Products) 등에 널리 사용되고 있습니다.
SOP 계열의 패키지에는 바깥쪽 리드의 형태에 따라 갈매기 날개 모양 (Gull Wing Form)을 가지는 SOP, 모듈 기판 실장 시 높이가 1.27nm 이하가 되게 얇게 만든 TSOP (Thin SOP), 패키지 전체 두께가 0.52nm 이하인 USOP (Ultra Small Out-line Package) 등이 있습니다.
메인 메모리 응용 제품
메인 메모리 (Main Memory, DRAM/SRAM) 패키지는 대부분 메모리 모듈 (Memory Module)에 실장된 상태로 쓰이게 되며, 시스템의 보조 메모리 장치로 활용합니다.
메모리 모듈에 실장된 형태에 따라 SIMM (Single In-line Memory Module, 단면실장), DIMM (Dual In-line Memory Module, 양면실장)으로 구분되며 현재눈 대부분 집적도가 높은 DIMM 형태가 선호되고 있습니다.
주로 사용되는 시스템은,
- 서버용 Register DIMM: 서버용 모듈은 고밀도 I/O를 가지며 보다 안정적인 컴퓨팅 환경을 위해 메모리 모듈에 레지스터를 추가로 실장하여 효율적인 메모리 관리를 하도록 합니다.
- 데스크탑용 Unbuffer DIMM: 데스크탑용 모듈은 가장 범용적으로 사용되며 일반적인 수준의 성능을 가집니다.
- 노트북용 So-DIMM: 노트북용 모듈로 Unbuffer DIM의 1/2 크기 입니다.
낸드 플래시 응용 제품
낸드 플래시 (NAND Flash) 제품의 경우 가장 많은 응용 제품에 범용적으로 사용되고 있으며 모바일 기기에서 제거 가능한 카드 부분이 주요 응용 제품입니다.
낸드 플래시 제품의 주요 응용 제품은 아래와 같습니다.
- TSOP/TSOP-DSP 응용 제품: 가장 많은 응용 제품에 사용되며 고메모리 용량의 응용 제품의 경우에는 기존 TSOP type에서 보드 (Board)에 Paste를 이용하여 바로 실장하는 LGA (Land Grid Array) type의 패키지로의 채용이 증가하고 있습니다.
- USOP 응용 제품: 주로 1GB 이하의 메모리 용량 제품에서 USOP (Ultra Small Out-line Package) 형태가 채용되며 그 이상 메모리 용량의 경우에 LGA (Land Grid Array) 형태가 채용되기도 합니다.
SOP는 기본적으로 적층 (Stack) 형태로 사용되는데 대표적으로 DDP (Dual Die Stack Pakage)와 QDP (Quad Die Stack Package)가 있습니다. 이러한 형태는 대부분 고용량 제품에 적용되며 휴대용 USB 메모리, 휴대폰, 디지털카메라 등 최신 응용 제품에 사용하고 있습니다.
DDP (Dual Die Package)
DDP는 반도체 칩 (Chip) 2개를 1개의 패키지 안에 넣어 만드는 것으로 Up/Up 구조와 Up/Down 구조가 있습니다.
참고로 일반적으로 반도체 칩 1개를 다이 Die 라고 합니다.
- Up/Up 구조
접착제 (Adhesive)로 에폭시 (Epoxy)나 WBL 테이프, 스페이스 테이프가 사용됩니다. Up/Up 방식에 에폭시를 사용할 경우, 비전도성 에폭시를 사용하게 되는데 작업성과 신뢰성이 Up/Down 방식의 전도성 에폭시를 사용할 때 보다 현저히 떨어지지만 다이가 직접 히터 블록 (Heater Block)에 닿지 않기 대문에 다이 긁힘 (Die Scratch) 문제는 더 유리하다고 할 수 있습니다. - Up/Down 구조
Up/Down 형태는 두 가지가 있는데 접착제 (Adhesive)를 WBL 테이프로 적용하는 타입과 전도성 에폭시를 적용하는 타입 입니다. WBL 테이프를 적용하는 타입은 리드 프레임 패들 (Lead Frame Paddle)이 민자이며 다이 접착 시 열 압착을 이용하고 다이 접착 경화 (Die Attach Cure) 공정이 없습니다.
전도성 에폭시를 적용하는 타입은 WBL 테이프 방식에 비해 제조 비용이 저렴하나 다이 접착 경화 공정이 추가되게 됩니다. 공정의 복잡성이나 작업성, 신뢰성에 있어서는 WBL 테이프 방식이 유리하나 비용 및 생산성 측면에서는 전도성 에폭시 방식이 유리하다고 할 수 있습니다.
QDP (Quad Die Package)
QDP는 다이 4개를 한 패키지 안에 넣어 접착하여 패키지를 만드는 것으로 DDP와 마찬가지로 Up/Up 구조와 Up/Down 구조가 있습니다.
- Up/Up 구조
반도체 칩의 전기 단자인 패드 (Pad)가 한 쪽으로만 형성되어 있는 다이 적층 구조에 주로 적용되며 한 쪽 방향으로만 와이어 본딩 (Wire Bonding)이 되고 반대편 핀은 리드 프레임 (Lead Frame) 형상을 변형시켜 와이어 본딩하는 쪽으로 리드 핀을 당겨와서 리드를 구성하게 됩니다.
Up/Up 방식의 장점은 다이 접착과 와이어 본딩 순서가 단순하다는 것과 다이가 히터 블록에 닿지 않아 다이 표면의 손상이 없다는 것입니다.
반면, 몰드 (Mold) 시에 충진 균형을 맞추기가 어렵고 와이어 본딩 시에 리드에 와이어 본딩 영역이 충분히 확보되어야 한다는 단점이 있습니다. - Up/Down 구조
QDP 초창기부터 진행되어 온 구조이며 구조 상 상하 대칭 방식으로 안정적 입니다.
Up/Down 방식의 장점은 몰드 충진 균형 (Mold Flow Balance)를 맞추기가 쉽고 리드가 짧아서 와이어 본딩 영역 확보가 쉬운 장점이 있습니다.
반면 제품의 공정 흐름 절차가 복잡하고 다이 표면의 손상 가능성이 있으며 단계적으로 반제품을 뒤집어야 하는 위험성이 있습니다. 또한, 중간 검사 시에도 리드 프레임을 뒤집어야 한다는 단점이 있습니다.
'반도체 이야기 > 반도체 이론' 카테고리의 다른 글
| 반도체 패키지의 제조 공정 (1): 라미네이션 (Lamination)과 백그라인딩 (Back-grinding) (0) | 2023.04.07 |
|---|---|
| 반도체 패키지 공정의 종류 (2): LGA, FBGA, 다이 적층 (Die-stack) BGA, POP 등 최신 적층 기술 (0) | 2023.04.05 |
| 반도체 패키지 재료: 리드프레임 (Lead Frame) (0) | 2023.04.02 |
| 반도체 패키지 기술: WLCSP (Wafer Level Chip Scale Package), TSV (Through Si Via) (0) | 2023.03.29 |
| 선행 패키지 공정 (Package Process): Flip Chip Package, RDL (0) | 2023.03.27 |
댓글