반도체 이야기/반도체 이론16 반도체 패키지 공정의 종류 (1): SOP란? 메모리/낸드플래시 응용 제품별 패키지, SOP 적층 구조 반도체 패키지의 종류에는 핀 (Pin) 삽입 형태인 플라스틱 패키지 (Plastic Package)의 원조라고 할 수 있는 딥 (DIP, Dual In-line Package)에서부터 웨이퍼 단계에서 만들어져 패키지 공정을 거친 WLP (Wafer Level Package)까지 다양한 형태의 패키지가 사용되고 있습니다. 이번 글에서는 반도체 칩 제조에 사용되는 패키지 공정의 종류에 대해서 써보겠습니다. SOP (Small Out-line Package) SOP는 DIP (Dual In-line Package)와 같이 패키지의 바깥쪽 양면 리드 (Lead)를 가지는 반면 실장 (SMT, Surface Mounting Technology) 형태의 패키지로 회로의 규모가 그리 크지 않은 패키지 방식 입니다. .. 2023. 4. 4. 반도체 패키지 재료: 리드프레임 (Lead Frame) 반도체 칩 (Chip)을 올려 부착하는 금속 기판으로 반도체 칩에 전기를 공급하고 이를 지지해 주는 역할을 하는 구조물을 리드 프레임 (Lead Frame) 이라고 합니다. 한국에서는 한국과학기술원에서 1980년대 구리를 주연료로 하여 니켈, 규소, 인을 섞어서 만든 특수구리합금의 신소재 PMC102를 발명하였습니다. 이것을 바탕으로 세계 시장에 나와있는 리드 프레임보다 훨씬 강하고 높은 전기 전도도와 연신율을 갖는 제품을 만들 수 있게 되었습니다. 근래에는 504 pin 등 다수의 Pin을 갖는 리드 프레임도 한국에서 개발되어 그 수요가 점점 늘고 있습니다. 리드 프레임의 성분 리드 프레임의 소재는 철-니켈 합금과 구리 합금으로 대변 됩니다. 철-니켈 (Fe-Ni) 합금 42 니켈-철 합금을 일반적으로.. 2023. 4. 2. 반도체 패키지 기술: WLCSP (Wafer Level Chip Scale Package), TSV (Through Si Via) WLCSP의 의미 기존의 패키지 기술은 웨이퍼 상태에서의 팹 공정이 끝난 후 웨이퍼의 각 제품의 칩을 낱개로 분리해서 진행되는 데 비해, 웨이퍼 레벨 (Wafer Level) CSP는 팹 공정을 이용하여 패키지 공정을 웨이퍼 상태에서 일괄 공정으로 처리함으로써 신뢰성과 가격 경쟁력을 확보 할 수 있는 기술 입니다. 그리고 웨이퍼 전면에 스트레스 버퍼 (Stress Buffer)를 코팅한 후 에칭 (Etching), 전기 단자 재배치 (RDL), 솔더 볼 접합 (Solder Ball Attach)과 리플로우 (Reflow), 소잉 (Sawing)으로 패키지 공정이 완료되는 패키지 크기와 반도체 칩의 크기를 동일하게 만드는 기술 입니다. WLCSP의 장점 WLCSP는 웨이퍼의 크기가 커지고 반도체 칩 크기가.. 2023. 3. 29. 선행 패키지 공정 (Package Process): Flip Chip Package, RDL 반도체 공정 중 제일 마지막 공정인 패키지 공정은 별도의 기술이 필요없고 불량률이 낮은 공정이라고 생각하실 수도 있겠습니다만 반도체 칩의 크기가 작아지고 발열량을 줄이는 것이 점점 중요해지면서 패키지 공정 역시 그 중요도가 올라가고 있습니다. 오늘은 선행 패키지 공정 중 플립칩 (Flip Chip) 기술에 대하여 글을 써보려고 합니다. 플립 칩 (Flip Chip)의 의미 플립 칩 (Flip Chip)은 반도체 웨이퍼의 칩에 범프 (Bump)를 붙여 바로 PCB 기판에 실장하는 형태로 가장 고밀도화 할 수 있는 실장 방식 입니다. IBM이 1960년대에 최초로 개발하였으며, 칩에 형성된 범프가 뒤집혀서 실장되기 때문에 플립 칩 (Flip chip)이라고 합니다. 플립칩 기술은 기존 패키지 방식에 비하여 .. 2023. 3. 27. 이전 1 2 3 다음